1. 負(fù)責(zé)模擬、數(shù)字、數(shù)模混合及存儲(chǔ)器陣列電路的版圖規(guī)劃與實(shí)現(xiàn)；
2. 與電路設(shè)計(jì)工程師和布局布線團(tuán)隊(duì)密切協(xié)作，準(zhǔn)確理解設(shè)計(jì)對(duì)版圖的技術(shù)要求，及時(shí)識(shí)別并解決版圖實(shí)現(xiàn)過程中的各類問題；編寫腳本語言提升版圖設(shè)計(jì)速度與效率，自主進(jìn)行問題排查與優(yōu)化；
3. 主導(dǎo)芯片整體版圖布局規(guī)劃，針對(duì)模擬、數(shù)字、混合信號(hào)及存儲(chǔ)單元模塊完成高性能定制化版圖設(shè)計(jì)，并通過腳本工具實(shí)現(xiàn)流程自動(dòng)化以提高設(shè)計(jì)質(zhì)量與產(chǎn)出效率；
4. 承擔(dān)項(xiàng)目相關(guān)技術(shù)文檔的編寫與更新工作，執(zhí)行版圖物理驗(yàn)證流程，涵蓋DRC、LVS、DFM、ERC、PERC、EM等項(xiàng)目；依據(jù)電路設(shè)計(jì)目標(biāo)調(diào)整代工廠提供的設(shè)計(jì)規(guī)則文件（如DRC rule、LVS rule）以滿足特定需求，并開發(fā)新的標(biāo)準(zhǔn)單元結(jié)構(gòu)；
5. 負(fù)責(zé)代工廠（Foundry）提供的工藝設(shè)計(jì)套件（PDK）及Design Kit（包括GPIO、標(biāo)準(zhǔn)單元庫和IO單元）的部署與維護(hù)，依照PDK規(guī)范配置和管理電子自動(dòng)化設(shè)計(jì)平臺(tái)（CAD），如Virtuoso環(huán)境等；
6. 參與版圖迭代修改、驗(yàn)證確認(rèn)、流片支持及最終版圖歸檔等全流程工作。