模擬版圖設(shè)計工程師,10年以上,本科及以上,模擬版圖設(shè)計,模數(shù)混合版圖設(shè)計,IP版圖設(shè)計,Top版圖設(shè)計,版圖布局規(guī)劃,CMOS工藝,BCD工藝,FinFET工藝,Cadence Allegro,Skill
其他生產(chǎn)營運人員,月結(jié),5-10年,碩士及以上,半導(dǎo)體材料,芯片,Protel,LabVIEW,C語言,Python,工藝,FAB,研發(fā),存儲
FPGA開發(fā),3-5年,本科及以上,FPGA,嵌入式開發(fā),FPGA算法,Verilog HDL
嵌入式軟件工程師,5-10年,本科及以上,ARM處理器,C++,C語言
數(shù)字IC驗證工程師,5-10年,本科及以上,Verilog,IC驗證,VHDL,UVM,verification