崗位職責(zé)：
1. 深度參與芯片架構(gòu)方案設(shè)計(jì)及技術(shù)規(guī)格的制定工作
2. 負(fù)責(zé)從架構(gòu)與微架構(gòu)設(shè)計(jì)到RTL邏輯實(shí)現(xiàn)的全流程開發(fā)
3. 開展系統(tǒng)級(jí)性能、功耗與延遲的綜合評(píng)估與分析
4. 提供布局規(guī)劃方案，并協(xié)同后端團(tuán)隊(duì)完成物理整合以及時(shí)序/功耗簽核
5. 配合完成芯片測(cè)試驗(yàn)證，支持流片量產(chǎn)及產(chǎn)品化落地

崗位要求：
1. 具備8年以上IP模塊開發(fā)與SoC設(shè)計(jì)相關(guān)工作經(jīng)驗(yàn)
2. 熟悉DDR內(nèi)存控制器架構(gòu)設(shè)計(jì)，具備命令調(diào)度機(jī)制與DDR系統(tǒng)QoS的實(shí)際設(shè)計(jì)背景
3. 擁有低延遲、高帶寬系統(tǒng)的設(shè)計(jì)實(shí)踐經(jīng)歷，并具備深入理解
4. 掌握J(rèn)EDEC內(nèi)存規(guī)范，對(duì)內(nèi)存子系統(tǒng)架構(gòu)及相關(guān)行業(yè)標(biāo)準(zhǔn)有扎實(shí)認(rèn)知
5. 熟悉靜態(tài)時(shí)序分析（STA）和低功耗設(shè)計(jì)方法學(xué)
6. 具備DDR信號(hào)測(cè)試能力，能獨(dú)立完成信號(hào)完整性評(píng)估
7. 自我驅(qū)動(dòng)力強(qiáng)，具備優(yōu)秀的跨團(tuán)隊(duì)、跨領(lǐng)域協(xié)作溝通能力