崗位職責(zé)
1、參與芯片項目需求分析，制定DFT設(shè)計方案（包括Scan、MBIST、BoundaryScan等），完成相關(guān)設(shè)計文檔的撰寫；
2、承擔DFT邏輯實現(xiàn)工作（涵蓋MBIST、BSCAN、OCC、EDT、ScanInsertion、ATPG等），保障測試覆蓋率滿足標準；
3、運用EDA工具（如Tessent、DFTCompiler、VCS等）開展仿真驗證及故障覆蓋率評估；
4、協(xié)同后端團隊推進DFT時序收斂，并提供物理實現(xiàn)所需的約束條件；
5、協(xié)助測試團隊完成測試向量生成與測試機臺調(diào)試，定位并解決量產(chǎn)階段的測試異常問題；
6、持續(xù)改進DFT流程與方法，提升測試效率并優(yōu)化測試成本。

任職要求
必須技能：
1、具備2-5年DFT設(shè)計工作經(jīng)驗；
2、深入掌握DFT全流程技術(shù)，包括Scan/ATPG、MBIST、BoundaryScan、JTAG/IJTAG等核心內(nèi)容；
3、熟練操作主流DFT工具，例如MentorTessent、SynopsysDFTCompiler等；
4、熟悉測試pattern仿真流程、芯片測試環(huán)節(jié)，具有良率分析與diagnosis實踐經(jīng)驗；
5、了解芯片設(shè)計全流程（RTL→GDSII），掌握邏輯綜合、STA時序分析及物理設(shè)計基礎(chǔ)概念；
6、熟練使用Verilog語言，具備腳本開發(fā)能力（Perl/Python/TCL等）；
7、具備良好的溝通協(xié)作能力，責(zé)任心強，能適應(yīng)高強度工作環(huán)境。

優(yōu)先條件：
1、具有成功流片量產(chǎn)項目的DFT頂層架構(gòu)設(shè)計經(jīng)驗；
2、具備ATE測試機臺調(diào)試經(jīng)歷或熟悉測試向量轉(zhuǎn)換流程。