我們正在尋找一位資深模擬 IC 設(shè)計(jì)工程師，專注于高性能模數(shù)轉(zhuǎn)換器（ADC）的研發(fā)。您將主導(dǎo)下一代 ADC 產(chǎn)品的架構(gòu)定義、電路設(shè)計(jì)與仿真驗(yàn)證，致力于突破速度與精度的極限。

崗位職責(zé)：
1.負(fù)責(zé)高性能ADC（如流水線型、時(shí)間交織型、SAR型）的架構(gòu)研究、系統(tǒng)建模與晶體管級(jí)電路設(shè)計(jì)。
2.進(jìn)行關(guān)鍵電路模塊的設(shè)計(jì)與優(yōu)化，如采樣保持電路、比較器、參考電壓 buffer、高精度放大器、時(shí)鐘電路等。
3.主導(dǎo)設(shè)計(jì)仿真、版圖規(guī)劃、后仿真驗(yàn)證及性能優(yōu)化，確保芯片達(dá)到設(shè)計(jì)指標(biāo)。
4.與測試工程師合作，制定測試方案，并協(xié)助完成芯片的調(diào)試、性能驗(yàn)證和問題分析。

任職要求：
1.微電子、電子工程等相關(guān)專業(yè)碩士及以上學(xué)歷。
2.具有3年以上模擬IC設(shè)計(jì)經(jīng)驗(yàn)，具有高性能ADC產(chǎn)品流片成功經(jīng)驗(yàn)。
3.深入理解ADC核心架構(gòu)（如Pipeline， SAR， TI-ADC）及其設(shè)計(jì)折衷。
其中需要具備以下至少一種ADC的實(shí)戰(zhàn)設(shè)計(jì)經(jīng)驗(yàn)：
1.采樣率 > 1GS/s 的超高速ADC設(shè)計(jì)經(jīng)驗(yàn)（例如：時(shí)間交織（TI-ADC） 或 高速 流水線（Pipeline ADC） 技術(shù)）。
2.分辨率 > 8Bit 的高精度ADC設(shè)計(jì)經(jīng)驗(yàn)（例如：高精度 SAR ADC 或 高精度 Pipeline ADC 技術(shù)）。
3.熟練掌握Cadence、Spectre、AMS等IC設(shè)計(jì)工具。
4.具備良好的團(tuán)隊(duì)協(xié)作和溝通能力。

具備以下經(jīng)驗(yàn)者優(yōu)先考慮：
1.具有12位以上分辨率、或GHz級(jí)別采樣率ADC設(shè)計(jì)經(jīng)驗(yàn)者。
2.擁有深亞微米工藝（如16nm/12nm/7nm及以下）設(shè)計(jì)經(jīng)驗(yàn)。
3.在失調(diào)校準(zhǔn)、增益誤差校準(zhǔn)、時(shí)間交織失配校準(zhǔn)等領(lǐng)域有實(shí)際項(xiàng)目經(jīng)驗(yàn)。
4.熟練使用MATLAB/Python等工具進(jìn)行系統(tǒng)建模和數(shù)據(jù)分析。

崗位福利：
1.薪資范圍3-6萬，具體根據(jù)資深程度面議。
2.按規(guī)定繳納五險(xiǎn)一金，享受國家法定節(jié)假日、婚假和產(chǎn)假、餐飲/交通補(bǔ)貼、節(jié)日福利等。
工作地點(diǎn)：
深圳/廣州/上海/西安，根據(jù)個(gè)人情況選擇