崗位職責：
1. 負責SOC芯片IP模塊或子系統(tǒng)的需求分析、規(guī)格定義、架構規(guī)劃及集成方案設計
2. 負責IP單元或子系統(tǒng)級別的綜合實現、時序收斂優(yōu)化、面積控制、低功耗檢查與優(yōu)化、DFT可測性設計規(guī)則核查等工作
3. 作為IP或子系統(tǒng)設計交付責任人，提供對頂層集成、EDA仿真/FPGA驗證、后端物理實現等環(huán)節(jié)的全流程技術支持
4. 負責編寫IP或子系統(tǒng)級技術文檔、芯片使用手冊，并參與芯片測試及相關技術問題的解決

崗位要求：
1. 計算機、電子、微電子、通信等相關專業(yè)本科及以上學歷
2. 掌握SOC數字前端設計完整流程；理解邏輯與時序電路的設計原理；熟練掌握Verilog語言，能高效運用主流EDA工具完成設計與驗證任務
3. 具備以下一項或多項實際經驗者優(yōu)先考慮：
? ARM或RISC-V處理器、NPU、DSP模塊的設計或集成開發(fā)
? AMBA總線、ARM NIC互連、Ateris NOC網絡架構的設計與落地
? 芯片時鐘復位系統(tǒng)、低功耗策略的方案設計與實施
? PCIE/USB/DDR/Ethernet/CPRI等接口模塊的集成設計經驗
? 具有大規(guī)模SOC芯片成功流片量產經歷者優(yōu)先
? 參與過基帶類SOC項目開發(fā)者優(yōu)先