工作職責(zé)：
1、負(fù)責(zé)SOC Block/Top級(jí)netlist至Tapeout階段的數(shù)字后端物理實(shí)現(xiàn)
2、與前端設(shè)計(jì)團(tuán)隊(duì)協(xié)作，開展時(shí)序、功耗、SI/PI分析，并持續(xù)優(yōu)化PPA指標(biāo)
3、執(zhí)行APR全流程任務(wù)，涵蓋版圖規(guī)劃、電源網(wǎng)絡(luò)設(shè)計(jì)、時(shí)鐘架構(gòu)規(guī)劃、布局與布線
4、參與signoff標(biāo)準(zhǔn)制定，并達(dá)成SOC層級(jí)的時(shí)序收斂目標(biāo)
5、完成DRC/LVS/ERC/ANT等各類物理驗(yàn)證工作
6、開展靜態(tài)與動(dòng)態(tài)IR-drop分析、EM評(píng)估等功耗相關(guān)分析

任職要求：
1、本科及以上學(xué)歷，電子工程、微電子、集成電路、通信、電磁場(chǎng)與微波等相關(guān)專業(yè)，具備3-5年數(shù)字后端設(shè)計(jì)工作經(jīng)驗(yàn)
2、掌握數(shù)字后端從布局布線到時(shí)鐘樹綜合、寄生抽取、時(shí)序收斂、信號(hào)完整性及功耗壓降分析、物理驗(yàn)證等全流程技術(shù)
3、熟練使用Synopsys/Cadence/Calibre等主流后端EDA工具
4、熟悉Linux系統(tǒng)環(huán)境，掌握cshell/tcl/perl/Python中至少一種腳本語(yǔ)言，并具備實(shí)際開發(fā)應(yīng)用能力
5、有16nm Finfet及以下工藝節(jié)點(diǎn)SOC項(xiàng)目經(jīng)驗(yàn)者優(yōu)先；熟悉低功耗芯片設(shè)計(jì)流程者優(yōu)先