FPGA工程師(高速數(shù)據(jù)采集領域)
1.8-2.5萬元/月職位亮點:
· 構建毫秒級雷電預警系統(tǒng)的“高速數(shù)據(jù)通道”,直面納秒級時序控制與海量數(shù)據(jù)實時處理的技術挑戰(zhàn)
· 代碼直接運行于芯片底層,成為系統(tǒng)高實時性與確定性運行的核心支撐
· 開拓FPGA在邊緣端AI推理中的應用,實現(xiàn)智能處理向數(shù)據(jù)源頭的前置延伸
崗位職責:
1. 承擔雷電監(jiān)測系統(tǒng)中高速數(shù)據(jù)采集卡及實時信號處理單元的FPGA邏輯設計、開發(fā)、仿真與驗證工作。
2. 實現(xiàn)多通道高速ADC/DAC的驅動與控制,構建與嵌入式處理器(如ARM Cortex-A)間的異構通信架構(例如基于AXI總線)。
3. 完成FPGA代碼的設計、調試、時序優(yōu)化與資源利用率優(yōu)化,確保方案滿足高性能與高可靠性標準。
4. 編寫相關技術文檔,參與系統(tǒng)級聯(lián)調,為硬件與軟件團隊提供FPGA方向的技術支持。
5. 跟蹤并引入先進的FPGA技術,推動產品在處理能力與功能特性上的持續(xù)升級。
任職資格:
1. 統(tǒng)招碩士及以上學歷,電子、微電子、通信等相關專業(yè)背景,具備3年以上FPGA開發(fā)經(jīng)驗。
2. 熟練掌握Verilog/VHDL硬件描述語言,精通Xilinx Vivado或Intel Quartus等主流FPGA開發(fā)工具。
3. 具備高速接口(如DDR3/4、PCIe、千兆以太網(wǎng))或高速數(shù)據(jù)采集系統(tǒng)開發(fā)經(jīng)驗,深入理解時序約束與時序分析方法。
4. 熟悉FPGA與嵌入式處理器協(xié)同設計流程,有Zynq系列SoC或同類平臺開發(fā)經(jīng)歷者優(yōu)先考慮。
5. 具備高度責任心、嚴謹?shù)倪壿嬎季S能力和良好的團隊協(xié)作意識,熱衷于攻克復雜技術難題。
您是應對雷電這類超高速物理現(xiàn)象的“神經(jīng)反射通路”。當CPU尚未響應之際,由您構建的邏輯電路已在納秒間完成數(shù)據(jù)捕獲、篩選與預處理,為后端AI引擎輸送最及時、最純凈的數(shù)據(jù)輸入,真正實現(xiàn)“硬件級加速”。