崗位職責(zé)：
1、承擔(dān)服務(wù)器系統(tǒng)設(shè)計中的邏輯架構(gòu)規(guī)劃與資源分析工作；
2、開展產(chǎn)品系統(tǒng)方案設(shè)計，確定技術(shù)實現(xiàn)路徑與架構(gòu)選型；
3、完成所轄功能模塊的概要設(shè)計、詳細設(shè)計等相關(guān)技術(shù)文檔撰寫；
4、搭建負責(zé)模塊的仿真環(huán)境，設(shè)計測試用例并實施模塊級設(shè)計驗證；
5、執(zhí)行FPGA板級調(diào)試任務(wù)，協(xié)同完成模塊聯(lián)調(diào)及整機集成測試；
6、主導(dǎo)新技術(shù)可行性研究及關(guān)鍵技術(shù)攻關(guān)，解決研發(fā)過程中的技術(shù)瓶頸。

任職要求：
1、統(tǒng)招本科及以上學(xué)歷，計算機、通信、電子等相關(guān)專業(yè)背景；
2、具備5年以上邏輯開發(fā)工作經(jīng)驗，有服務(wù)器相關(guān)開發(fā)經(jīng)歷者優(yōu)先；
3、精通VHDL/Verilog語言，具備扎實的編程設(shè)計能力；
4、熟悉FPGA/CPLD開發(fā)全流程，具有Xilinx、Altera、安路等主流廠商器件的項目經(jīng)驗；
5、掌握邏輯時序約束與優(yōu)化方法；
6、具備優(yōu)秀的技術(shù)文檔撰寫水平；
7、能夠獨立應(yīng)對并解決FPGA開發(fā)中的復(fù)雜技術(shù)問題；
8、具備DDR、QDR、PCIe、eMMC、SATA、RapidIO、UART等接口的FPGA開發(fā)實踐經(jīng)驗；
9、性格穩(wěn)定積極，具備正確的職業(yè)態(tài)度，細致耐心，富有責(zé)任感。